在算力需求爆炸式增長的今天,CPU與加速器之間的互聯(lián)瓶頸已成為制約性能的關(guān)鍵因素。CXL(Compute Express Link)憑借其高帶寬、低延遲和內(nèi)存一致性的優(yōu)勢,正被業(yè)界視為下一代異構(gòu)計(jì)算的“通用語言”——它不僅能無縫兼容PCIe生態(tài),更通過硬件級內(nèi)存池化、資源共享等能力,徹底打破“內(nèi)存墻”與“IO墻”的桎梏。
從英特爾、AMD等芯片巨頭的全力押注,到阿里云、浪潮等云計(jì)算和服務(wù)器廠商的場景化部署,CXL生態(tài)已呈現(xiàn)“諸侯林立”之勢,需要多久能完成從“技術(shù)領(lǐng)先”到“江湖一統(tǒng)”的跨越?
一、產(chǎn)業(yè)生態(tài):國內(nèi)外大廠的布局與產(chǎn)品進(jìn)展
阿里云PolarDB:基于CXL的性能突破
阿里云在CXL技術(shù)的商業(yè)化應(yīng)用方面處于領(lǐng)先地位。2025年2月,阿里云表示,即將于下半年發(fā)布全球首款基于CXL交換機(jī)的數(shù)據(jù)庫專用服務(wù)器。利用CXL高速互聯(lián)技術(shù),進(jìn)一步提升三層分離架構(gòu)下計(jì)算與內(nèi)存之間的通信帶寬與效率。與傳統(tǒng)的RDMA高速網(wǎng)絡(luò)相比,CXL技術(shù)將性能提升了一個(gè)數(shù)量級,跨機(jī)交互延遲縮短至百納秒級別。并且在相同配置下,PolarDB的擴(kuò)展性提升了三倍,整體成本降低了50%。
阿里云PolarDB AI版本深度集成大模型算子,實(shí)現(xiàn)了在線推理吞吐量10倍的提升,同時(shí)部署成本大幅下降。以配備單根256GB內(nèi)存、連接7臺物理機(jī)的CXL Switch內(nèi)存池的PolarDB數(shù)據(jù)庫為例,一個(gè)機(jī)柜可以支持16TB的內(nèi)存容量,這時(shí),每臺物理機(jī)都可以使用這16TB內(nèi)存容量。這種內(nèi)存池化技術(shù)不僅提升了數(shù)據(jù)庫的擴(kuò)展性,還顯著降低了跨機(jī)交互的延遲和傳輸開銷,有效解決性能瓶頸問題。
海光:國產(chǎn)CPU的CXL 2.0突破
作為國內(nèi)X86架構(gòu)處理器的代表廠商,海光近年來在CXL領(lǐng)域取得了顯著進(jìn)展。2025年5月其最新旗艦級CPU——海光C86-5G,不僅在硬件規(guī)格上實(shí)現(xiàn)全面升級,更首次支持CXL 2.0協(xié)議。該處理器擁有128個(gè)物理核心和512線程,采用四路SMT技術(shù)(每個(gè)核心可處理四個(gè)線程),性能直追Intel和AMD的旗艦芯片。
此外,C86-5G集成了AVX-512指令集,并支持16通道DDR5-5600內(nèi)存,相比前代產(chǎn)品,其內(nèi)存帶寬和容量均有顯著提升。值得注意的是,雖然C86-5G的PCIe 5.0通道數(shù)官方未明確披露,但上一代C86-4G已擁有128條PCIe 5.0通道,與AMD第四代EPYC 7004芯片相當(dāng)。這一配置為加速器、NVMe存儲和高速網(wǎng)絡(luò)提供了充足的帶寬支持。更重要的是,C86-5G對CXL 2.0的支持,不僅使其在高性能計(jì)算環(huán)境中能夠?qū)崿F(xiàn)更高效的數(shù)據(jù)傳輸和資源利用,還能在信創(chuàng)行業(yè)中繼續(xù)跟上世界領(lǐng)先技術(shù)。
華為:積極布局,從未缺席
華為持續(xù)積極參與CXL產(chǎn)業(yè)生態(tài)。其最新專利展示了一種具有高度可擴(kuò)展性的處理器架構(gòu),原生支持CXL技術(shù)。該架構(gòu)具備更高帶寬和更低延遲的特性,能顯著提升數(shù)據(jù)訪問效率。簡而言之,CXL技術(shù)支持動態(tài)內(nèi)存分配和優(yōu)先級調(diào)度,最大化資源利用率,從而在實(shí)際應(yīng)用中帶來顯著性能提升。
據(jù)專利描述,數(shù)據(jù)處理的有效帶寬可達(dá)PCIe的4倍,而延遲則可降低至原先的40%以下。這將極大提升CPU與加速器的協(xié)作效率,滿足各類高性能應(yīng)用的需求。
服務(wù)器及硬件廠商
浪潮: 在CXL生態(tài)中積極布局服務(wù)器硬件,推動產(chǎn)品線向異構(gòu)計(jì)算方向演進(jìn),支持多加速器協(xié)同計(jì)算。2025年,浪潮已正式向市場推出元腦系列CXL服務(wù)器產(chǎn)品。
聯(lián)想與新華三: 這兩家廠商在CXL生態(tài)中也扮演著重要角色。聯(lián)想在其服務(wù)器平臺中集成CXL技術(shù),優(yōu)化內(nèi)存池化能力;新華三則在存儲領(lǐng)域推出支持CXL內(nèi)存池?cái)U(kuò)展的整機(jī)方案,助力AI算力擴(kuò)展。這兩家產(chǎn)品在2025年都即將上市。
瀾起科技: 已推出多款CXL相關(guān)產(chǎn)品,包括全球首款符合CXL 2.0規(guī)范的MXC(CXL內(nèi)存擴(kuò)展控制器芯片)芯片和PCIe 5.0/CXL 2.0 Retimer芯片。
江波龍: 推出的CXL 2.0內(nèi)存拓展模塊支持企業(yè)級應(yīng)用,通過PCIe 4.0接口實(shí)現(xiàn)內(nèi)存擴(kuò)展,為AI訓(xùn)練和推理場景提供高帶寬、低延遲的存儲解決方案。
國際廠商的布局與生態(tài)構(gòu)建
Intel: 其至強(qiáng)系列Sapphire Rapids處理器(2025年發(fā)布)已支持CXL 2.0協(xié)議,并計(jì)劃于2025年底推出支持CXL 3.1的版本。新版本引入可信安全協(xié)議(TSP),支持基于虛擬化的可信執(zhí)行環(huán)境(TEE),以處理機(jī)密計(jì)算工作負(fù)載。
AMD: Turin處理器(2024年發(fā)布)已支持CXL 2.0協(xié)議,并計(jì)劃在2025年底發(fā)布支持CXL 3.1的產(chǎn)品。其FPGA產(chǎn)品線率先支持了CXL 2.0。
Marvell: 在CXL Switch和Retimer芯片上持續(xù)創(chuàng)新,為多加速器互聯(lián)提供關(guān)鍵硬件支持。目前已有樣片可以獲得。
Astera Labs: 早在2024年就推出了業(yè)界首個(gè)CXL 2.0 Memory Accelerator SoC Platform。作為納斯達(dá)克市場為數(shù)不多的CXL概念股,Astera Labs的股價(jià)走勢很好地反映了市場的預(yù)期。
三星與SK Hynix: 作為全球領(lǐng)先的存儲廠商,已推出CXL兼容的DRAM產(chǎn)品。三星的512GB CXL DRAM內(nèi)存模組采用瀾起科技的MXC芯片,支持CXL 2.0協(xié)議,內(nèi)存容量是傳統(tǒng)產(chǎn)品的四倍,系統(tǒng)延遲僅為五分之一。SK Hynix則通過CXL內(nèi)存擴(kuò)展器,為AI訓(xùn)練和推理提供高帶寬、低延遲的存儲解決方案。據(jù)悉,兩家即將推出自己的CXL控制器芯片。
二、技術(shù)演進(jìn):CXL與GPU Memory
CPU領(lǐng)域如何利用CXL,已有大量文章和案例闡述,此處不再贅述。而在GPU Memory領(lǐng)域,CXL的應(yīng)用同樣展現(xiàn)出巨大潛力。 英偉達(dá)作為CXL聯(lián)盟成員,已前瞻性地探索利用CXL降低成本:
案例一:
NVIDIA L40S GPU測試數(shù)據(jù)顯示,2個(gè)L40S GPU搭配CXL內(nèi)存后,內(nèi)存需求從2560GB降至1024GB,CPU利用率從65%降至25%,瓶頸效應(yīng)顯著緩解。
案例二:
英偉達(dá)早已認(rèn)識到CXL技術(shù)對AI推理場景的重要性。如今,隨著DeepSeek等大模型采用的算法(如Prefill/Decode分離),高頻數(shù)據(jù)可置于HBM,而低頻數(shù)據(jù)則可存放于CXL內(nèi)存中,從而顯著降低硬件成本。
三、CXL與UALink協(xié)同支撐AIDC的Scale Up
在AI驅(qū)動的數(shù)據(jù)中心(AIDC)中,Scale Up(垂直擴(kuò)展)是應(yīng)對大模型訓(xùn)練和推理需求的關(guān)鍵。CXL與Ultra Accelerator Link (UALink) 通過互補(bǔ)的互聯(lián)架構(gòu),共同構(gòu)建了高效能擴(kuò)展網(wǎng)絡(luò)。
CXL的資源擴(kuò)展和組網(wǎng)能力
CXL通過共享內(nèi)存池(Memory Pool)和緩存一致性協(xié)議,實(shí)現(xiàn)CPU與加速器間的高效內(nèi)存共享。例如,CXL 3.1協(xié)議支持多主機(jī)訪問同一內(nèi)存池,使得單臺服務(wù)器的算力可擴(kuò)展至數(shù)百個(gè)GPU節(jié)點(diǎn)。這種架構(gòu)在訓(xùn)練大語言模型時(shí),可將訓(xùn)練效率提升至傳統(tǒng)PCIe架構(gòu)的5倍以上。同時(shí),CXL在機(jī)柜內(nèi)的組網(wǎng)能力同樣是未來數(shù)據(jù)中心解耦的關(guān)鍵所在。需特別指出,CXL最大可支持4096個(gè)節(jié)點(diǎn)組網(wǎng),遠(yuǎn)超NVLink。
UALink的專一擴(kuò)展設(shè)計(jì)
UALink則專注于GPU節(jié)點(diǎn)之間的高速互聯(lián)。其基于以太網(wǎng)的物理層設(shè)計(jì),結(jié)合高帶寬、低延遲的Switch組網(wǎng)模式,使多個(gè)加速器節(jié)點(diǎn)得以無縫連接。當(dāng)前標(biāo)準(zhǔn)支持1024個(gè)節(jié)點(diǎn)組網(wǎng),規(guī)模同樣超越NVLink。
協(xié)同效應(yīng)與行業(yè)應(yīng)用
CXL與UALink的結(jié)合形成了“雙輪驅(qū)動”的擴(kuò)展模式:在AIDC中,CXL主要負(fù)責(zé)內(nèi)存共享和CPU側(cè)的組網(wǎng),而UALink則專注于GPU間的互聯(lián)。這種協(xié)同架構(gòu)不僅降低了硬件成本,還通過統(tǒng)一的軟件棧極大簡化了資源調(diào)度。
四、2026年:CXL技術(shù)的規(guī)?；拯c(diǎn)
2026年被視為CXL技術(shù)發(fā)展的關(guān)鍵拐點(diǎn)。隨著CXL 2.0產(chǎn)品日益成熟,以及3.1和3.2規(guī)范的逐步完善,其規(guī)?；瘧?yīng)用將加速。據(jù)Yole預(yù)測,到2028年,支持CXL協(xié)議的數(shù)據(jù)中心服務(wù)器占比將達(dá)到50%。全球CXL市場規(guī)模將突破150億美元,其中存儲和內(nèi)存擴(kuò)展模塊占比超60%。
CXL產(chǎn)業(yè)生態(tài)的快速發(fā)展
到2026年,CXL產(chǎn)業(yè)生態(tài)將更加成熟。全球已有250多家廠商參與CXL聯(lián)盟,涵蓋Intel、AMD、Marvell、Samsung、SK Hynix、瀾起科技、江波龍、華為、浪潮、聯(lián)想、新華三、海光等。這些廠商在CXL芯片、Switch、內(nèi)存擴(kuò)展模塊、存儲設(shè)備等方面均有深度布局,形成了完整的產(chǎn)業(yè)鏈。
CXL產(chǎn)品層出不窮
2026年,CXL產(chǎn)品線將更加豐富多元。例如,Marvell的Structera近內(nèi)存加速器(2024年7月發(fā)布)已支持CXL 2.0,為車載AI邊緣計(jì)算提供了新思路。三星的CXL內(nèi)存擴(kuò)展器持續(xù)為AI訓(xùn)練和推理提供高帶寬、低延遲的解決方案。此外,CXL Switch、Retimer芯片、內(nèi)存擴(kuò)展卡、存儲設(shè)備等產(chǎn)品將不斷涌現(xiàn),滿足不同應(yīng)用場景的多樣化需求。
CXL在2026年迎來拐點(diǎn)
2026年,CXL將確立其在算力基礎(chǔ)設(shè)施中的核心地位。其通過內(nèi)存池化、緩存一致性、低延遲等特性,有效解決了“內(nèi)存墻”、資源孤島和擴(kuò)展性限制三大關(guān)鍵問題,為高效AI模型提供了更優(yōu)的算力成本和資源利用率。屆時(shí),CXL將成為驅(qū)動AI算力基礎(chǔ)設(shè)施變革的關(guān)鍵技術(shù),為數(shù)據(jù)中心、云計(jì)算、邊緣計(jì)算等領(lǐng)域帶來革命性變化。
五、汽車:CXL的下一個(gè)藍(lán)海市場?
2025年5月,大眾汽車旗下軟件公司CARIAD發(fā)表文章《The Fast Lane of Data: Leveraging PCIe in Modern Vehicle Architectures》,透露其計(jì)算平臺將采用PCIe Switch。更早之前,高通第一代智能駕駛系統(tǒng)Ride 3.0,已率先在汽車行業(yè)使用PCIe Switch(Microchip PM43028B1)。這一趨勢引人深思:相比PCIe Switch,CXL未來將替代整個(gè)PCIe Switch市場。并且,汽車領(lǐng)域?qū)Φ脱舆t的要求極為嚴(yán)苛,而這恰恰是CXL的核心優(yōu)勢之一。汽車電子架構(gòu)的演進(jìn),正為CXL開辟一個(gè)潛力巨大的新市場。
六、結(jié)語
從芯片到整機(jī),從內(nèi)存控制器到Switch芯片,從單機(jī)箱資源池化到跨機(jī)架異構(gòu)計(jì)算,CXL的發(fā)展穩(wěn)扎穩(wěn)打。
隨著CXL生態(tài)的不斷完善,其應(yīng)用邊界將不斷拓展,不再局限于服務(wù)器和AI領(lǐng)域,而是逐步滲透到自動駕駛、邊緣計(jì)算乃至整個(gè)ICT產(chǎn)業(yè)。它將成為連接“算力”與“效率”的關(guān)鍵橋梁,成為推動行業(yè)深刻變革的“隱形推手”。
CXL的產(chǎn)業(yè)化進(jìn)程印證了新一代互聯(lián)協(xié)議發(fā)展的客觀規(guī)律:十年前PCIe通過標(biāo)準(zhǔn)化接口實(shí)現(xiàn)主板組件互聯(lián),如今CXL正以相似的技術(shù)演進(jìn)邏輯——在保持向下兼容性的前提下,通過協(xié)議層創(chuàng)新突破現(xiàn)有架構(gòu)瓶頸。它憑借一步一個(gè)腳印的積累,規(guī)避了顛覆性變革帶來的生態(tài)風(fēng)險(xiǎn),但同時(shí)它正重塑整個(gè)行業(yè)的底層邏輯。
（免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請進(jìn)一步核實(shí)，并對任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏，概不負(fù)任何法律責(zé)任。
任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。 ）
